

- Como deve se comportar a saída de um circuito combinacional para uma configuração de entrada inexistente?

Projete um circuito cuja entrada é um dígito BCD e a saída deve ser '1' caso este dígito seja 2, 4 ou 5.
Minimize utilizando SDP (soma de produtos)

Projete um circuito cuja entrada é um dígito BCD e a saída deve ser '1' caso este dígito seja 2, 4 ou 5. Minimize utilizando SDP (soma de produtos)

		AB			
		00	01	11	10
CD	00	0 1	4 1	12 X	8
	01	1 	5 1	13 X	9
	11	3 	7 	15 X	11 X
	10	2 1	6 	14 X	10 X

Projete um circuito cuja entrada é um dígito BCD e a saída deve ser '1' caso este dígito seja 2, 4 ou 5. Minimize utilizando SDP (soma de produtos)

AB \ CD		00	01	11	10
00	0		1	X	
01	1		1	X	
11	3			X	X
10	2	1		X	X

$$S = \overline{B}.C + \overline{B}.C.\overline{D}$$

Minimize o mapa de Karnaugh abaixo utilizando produto de somas (PDS)

AB CD		AB			
		00	01	11	10
00	0		0	X	
01	1		0	X	
11	3		0	X	X
10	2		0	X	X

Minimize o mapa de Karnaugh abaixo utilizando por produto de somas (PDS)

AB					
CD		00	01	11	10
		0	4	12	8
00			0	X	
01			0	X	
11			0	X	X
10			0	X	X

$$S = \overline{B}$$


Observe que neste caso o X's (don't care) não cobertos são assumidos como '1' e os cobertos como '0'

SOMADOR

Projete um circuito capaz de somar dois números de 1 bit


SOMADOR

Projete um circuito capaz de somar dois números de 1 bit



SOMADOR


Projete um circuito capaz de somar dois números de 1 bit



A_i	B_i	C_{in}	C_{OUT}	S_i
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

SOMADOR

Projete um circuito capaz de somar dois números de 1 bit



A_i	B_i	C_{IN}	C_{OUT}	S_i
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

Faça um mapa de Karnaugh para saída S_i e outro para C_{OUT} e encontre as funções minimizadas

A_i	B_i	C_{IN}	C_{OUT}	S_i
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

C_{out}

		A_iB_i			
		00	01	11	10
C_{in}	0	⁰ 0	² 0	⁶ 1	⁴ 0
	1	¹ 0	³ 1	⁷ 1	⁵ 1

S_i

		A_iB_i			
		00	01	11	10
C_{in}	0	⁰ 0	² 1	⁶ 0	⁴ 1
	1	¹ 1	³ 0	⁷ 1	⁵ 0

A_i	B_i	C_{IN}	C_{OUT}	S_i
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

C_{out}

		$A_i B_i$			
		00	01	11	10
C_{in}	0	⁰ 0	² 0	⁶ 1	⁴ 0
	1	¹ 0	³ 1	⁷ 1	⁵ 1


$$C_{out} = B_i \cdot C_i + A_i \cdot C_i + A_i \cdot B_i$$

S_i


		$A_i B_i$			
		00	01	11	10
C_{in}	0	⁰ 0	² 1	⁶ 0	⁴ 1
	1	¹ 1	³ 0	⁷ 1	⁵ 0

$$S_i = \bar{A}_i \cdot \bar{B}_i \cdot \bar{C}_i + A_i \cdot \bar{B}_i \cdot \bar{C}_i + \bar{A}_i \cdot \bar{B}_i \cdot C_i + A_i \cdot \bar{B}_i \cdot \bar{C}_i$$


Somador Série de 2 Números de 2 bits



Somador Série de 2 Números de 2 bits




SOMADOR DE 1 BIT



A_i	B_i	C_{in}	C_{OUT}	S_i
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1


SOMADOR DE 4 BITS

Para implementar um somador de 4 bits, isto é, somar dois números de 4 bits cada, podemos “cascatear” 4 blocos que projetamos conectando o Cout do menos significativo no Cin do mais significativo, como esquematizado abaixo:



Nós vamos utilizar somadores implementados em circuitos integrados de 4 bits (74LS283)

CASCATEAMENTO DE SOMADORES



Comparador de Magnitude de 4 Bits (7485)

Este dispositivo compara a magnitude de dois números binários de 4 bits. Possui entrada que permite cascatear os circuitos possibilitando comparar a magnitude de números de 8, 12, 16 bits...

CASCADEAMENTO DE COMPARADORES

